IFT-17583

Structure interne des ordinateurs

 

Le PowerPC G4

 

Nous décrivons ici le Processeur MPC7400, courannment appelé le G4. Ce processeur, de la famille du PowerPC, est un processeur RISC, contrairement au Pentium, qui est un processeur CISC.

Architecture détaillée :

 

 

Caractéristiques du G4 :

Cache interne L1:

Instructions 32 Ko
Données 32 Ko

Cache L2 : 256 Ko à 2 Mo.

Horloge : 350 à 500 MHz.

Bus :

Données : 64

Adresses : 32 bits mémoire physique, 52 bits mémoire virtuelle.

Unités d'exécution : Cinq unités pouvant fonctionner simultanément :

Unité Load/Store

Deux unités d'entiers

Unité de virgule flottante

Unité de traitement des branchements

Unité système

Unité vectorielle (technologie AltiVec)

Mémoire : MMU séparés pour instructions et données.

Mémoire physique : 232 octets = 4 Go.

Mémoire virtuelle : 252 octets = 4 Peta-octets

Registres :

32 registres d'entiers GPR0 à GPR31 de 32 bits chacun

32 regustres de virgule flottante FPR0 à FPR31 de 64 bits chacun.

32 registres vectoriels de 128 bits chacun.

Registre de liens LR (32 bits)

Registre compteur CTR (32 bits)

Registre de codes condition CR.(32 bits)

Registre de codes conditon de virgule flottante FPSCR (32 bits)

Un registre de transfert XER.

Un base de temps de 64 bits TBL et TBU.

4 registres du Moniteur de performance UPMC1 à UMPC4

2 registres de Contrôle du moniteur de performance

1 registre d'adresse d'instruction échantillonnée lors d'une mesure de performance

Il y a également un grand nombre de registres système, tous de 32 bits.

Fréquence de bus : > 100 MHz

Transistors : 6,5 Millions.

Technologie : CMOS, 0,15 µm.

Dissipation de puissance : 5 à 8 W @450 MHz.

Performance :

825 MIPA @ 450 MHz.

21.4 SPECint95 @450 MHz avec cache L2 de 1 Mo @ 244 MHz

20.4 SPECfp95 @450 MHz avec cache L2 de 1 Mo @ 244 MHz

 

Comme c'est un processeur RISC, toutes les instructions ont 32 bits. Les seules instructions pouvant accéder à la mémoire sont les instructions load et store. De plus, il n'y a que quelques modes d'adressage.

La plupart des instructions s'exécutent en 1 cycle. Le processeur peut exécuter à chaque cycle 2 instructions + 1 branchement. La plupart des instructions ont trois opérandes : opérande source 1, opérande source 2, opérande destination. Ces instructions sont orthogonales, dans le sens qu'elles s'appliquent à n'importe quel des 32 registres. Par exemple :

add r3, r12, r25

additionne r12 à r25 et place le résultat dans r3.

 

Dernière mise à jour : 2000-09-28