IFT-17583

Structure interne des ordinateurs

  

Mémoire

 

SIMM de 1 Mo :

 

Circuit su SIMM précédent :

 
Il y a 8 puces de 1 M x 1, donc 1 Mo. On observe que dans ce circuit, les RAS/CAS sont appliqués simultanément aux 8 puces simultanément de façon à toujours avoir 8 bits sur le bus de données.

Pour adresser 1 Mo, il faut 20 bits d'adresse. Comme il s'agit de DRAM, les lignes d'adresse sont multiplexées dans le temps, on n'en a donc besoin que de 10. Les 10 lignes A0-A9 sont appliquées simultanément à toutes les puces.
 

 

Schéma d'un SIMM de RAM EDO de 16 Mo. Voir http://www.chips.ibm.com/products/memory/50H7996

 
 
 
Il s'agit d'une mémoire de 16 Mo réalisée avec des puces de 4M x 4. En effet, chaque puce contient 2 Mo (4M x 0,5 octet), il en faut donc 8 pour faire 16 Mo. Comme il s'agit de mémoires DRAM, les adresses sont multiplexées dans le temps, et on n'a que 11 lignes d'adresse par puce. Il faut en fait 22 bits pour adresser 4 Mo (1024 = 210, 4 x 1024 x 1024 = 22+10+10 = 222).

C'est une mémoire de 16 Mo organisée en mots de 32 bits. La même adresse est appliquée à toutes les puces. Il y a donc 4 M adresses différentes et chaque adresse contient 32 bits, soit 4 octets. Les puces sont reliées aux lignes CAS et RAS en groupes de 2 pour fournir des paquets de 8 bits. Si les 4 RAS et les 4 CAS sont activés simultanément, on peut lire simultanément les 32 bits d'une adresse donnée. Mais on peut lire sélectivement des mots de 8 bits ou de 16 bits en n'activant qu'une paire RAS/CAS ou deux paires de RAS/CAS respectivement.

 

DIMM de 128 Mo.

 

Circuit d'une RAM dynamique de 128 Mo.
 
 
 

Dans cette mémoire, on a une organisation de 128 Mo réalisée avec des puces de 16 Mo x 4. Chaque puce contient 16 M x 0,5 octet = 8 Mo. On a 16 puces de 8 Mo, donc 128 Mo. Chaque puce a besoin de 24 lignes d'adresse (224 = 16 M). Comme ces lignes d'adresse sont multiplexées dans le temps, on n'a besoin que de 12 lignes. Ce DIMM est capable de fournir des mots de 64 bits quand les 16 puces sont activées simultanément. Il contient donc 16 M mots de 64 bits. On peut aussi accéder à des octets individuels en activant seulement l'un des ensembles RAS/CAS et WE ou OE.

Une telle organisation en mots de 64 bits convient bien aux processeurs contemporains comme le Pentium II, qui chargent le cache de niveau 2 en mots de 64 bits.

 

Dernière mise à jour : 2000-10-20